Echtzeitanwendungen auf Basis von HDL im Sommersemester 2026
(EN google-translate)
(PL google-translate)
|
04_SoSe2026 -- Einstiegsseite zum Sommersemester 2026 mit Angaben zu Räumen, Zeiten und den Prüfungen der einzelnen Fächer.
#1 Di, 24.03.2026
THEMEN HEUTE
|
1. Worum geht es?
|
Sollte eine Steuereinheit oder ein regelungstechnisches System sehr schnell arbeiten, so musste es als elektronische Schaltung ausgeführt werden. Das Problem damit: Auch kleine Änderungen erfordern den Austausch der ganzen Schaltung und die Kombination mehrerer solcher Schaltungen gestaltet sich schwierig, da oft Ein- und Ausgänge unterschiedliche Impedanzen haben, oder schlicht die Datenblätter, die dies dokumentieren fehlen.
Ein FPGA arbeitet grob gesagt genau so wie eine digitale Schaltung, ist auch annähernd so schnell, jedoch wird die Schaltung, die auf dem FPGA laufen soll als Programmquelltext in einer besonderen Programmiersprache vorgegeben. Ein Compiler übernimmt dann die Aufgabe, die Logik dieses Programms in Verknüpfungen elementarer Logikbausteine auf dem FPGA umzusetzen und auf den FPGA zu übertragen.
2. Motivation -- Warum ist das wichtig?
FPGA finden ein breites Einsatzfeld in zivilen und militärischen Anwendungen, bei denen ein eingebettes System mit einer sehr hohen Performance gebraucht wird, um beispielsweise eine regelungstechnische Aufgabe zu lösen. Man findet FPGA-Lösungen in den eingebetteten Systemen von...
|
BEISPIEL ARTIKEL ZU fpga-von-xilinx-ermoeglicht-machine-learning-im-weltraum
3. Welche Themen werden behandelt?
|
4. Welche Leistungen sollten Sie erbringen? / Organisatorisches
Die Prüfung ist semesterbegleitend, heißt, es gibt einen E-Test (elektronische Klausur) mit Praxiselementen: Sie beantworten als Prüfung einerseits theoretische Fragen, lösen andererseits aber auch eine praktische Aufgabe, bei der eine Schaltung aufgebaut und ein VHDL-Programm geschrieben und getestet werden soll. Diese Prüfung findet am letzten Vorlesungstermin statt. Im Vorfeld besteht ausraichend Zeit, die notwendigen Fertigkeiten zu erlernen.
5. Einstieg
|
69_FPGA/01_Einfuehrung -- Wie ist ein FPGA aufgebaut und wie programmiert man ihn?
Übersicht zum CMOD S7: 69_FPGA/23_VIVADO
Einstiegsprojekt mit VIVADO Schritt für Schritt: 69_FPGA/23_VIVADO/02_Startprojekt
6. Hands on -- Die erste Übung
|
Einstiegsprojekt mit VIVADO Schritt für Schritt: 69_FPGA/23_VIVADO/02_Startprojekt
#2 Di, 31.03.2026
Themen heute:
|
1. Quiz
|
2. Anmerkungen zur VHDL-Syntax
VHDL-Syntax: 69_FPGA/11_VHDL
3. Bitvergleicher mit dem CMOD S7
Unter nachfolgendem Link ist ein Bitvergleicher mit 2 mal 2 Eingängen dargestellt, wie er mit dem DSP FPGA realisiert wurde:
69_FPGA/05_Beispiele/03_Mustervergleich
|
ÜBUNG
|
4. Blinkende LED mit dem CMOD S7
In dem Beispielfile für alle möglichen Constraint Varianten, findet sich ein Eintrag für die Aktivierung einer 12MHz Taktquelle:
# 12 MHz System Clock
set_property -dict { PACKAGE_PIN M9 IOSTANDARD LVCMOS33 } [get_ports { clk }]; #IO_L13P_T2_MRCC_14 Sch=gclk
create_clock -add -name sys_clk_pin -period 83.33 -waveform {0 41.66} [get_ports { clk }];
Code 0-1: Eintrag für die Aktivierung einer 12MHz Taktquelle.
Im Pinlayout des Datenblatts für den CMOD S7 ist sichtbar, wo die 12MHz Taktquelle in den FPGA geführt wird:
Bild 0-1: Auszug aus dem Pinlayout des Datenblatts für den CMOD S7.
Auf der Basis des DSP FPGA sah eine Blinkschaltung folgendermaßen aus:
69_FPGA/05_Beispiele/01_Blinkende_LED
ÜBUNG
|
69_FPGA/23_VIVADO/02_Startprojekt