kramann.info
© Guido Kramann

Login: Passwort:










COACH2
1 Planung
2 Architektur
3 Anzeige
4 EEPROM
5 I2C
..5.1 MasterSendByte
..5.2 MasterSend2Bytes
..5.3 MasterReceiveByte
..5.4 MasterReceive2Bytes
6 UART
7 DFT
8 FFT
9 Planung2
10 Klassen
..10.1 AnzeigeTaster
..10.2 RS232
..10.3 MotorServo
..10.4 Drehgeber
..10.5 Sensor
..10.6 Funk
11 Adaption
..11.1 Programmiertechnik
..11.2 Evoopt
12 Fuzzy
..12.1 Uebungsaufgabe
..12.2 Fuzzygroesse
..12.3 Fuzzyset
..12.4 Lookuptable
13 Skript
..13.1 Funkkorrektur
..13.2 Skriptsprachen
..13.3 Anforderungen
..13.4 Agentensysteme
..13.5 Implementierung
..13.6 Experimente
14 Gesamtkonzept
..14.1 Skripterweiterung
..14.2 Makroverhalten
67 Echtzeitsysteme
..67.1 Einfuehrung
....67.1.1 Echtzeit
....67.1.2 Korrektheit
....67.1.3 Hardware
....67.1.4 Ziele
....67.1.5 Synchronprogramm
..67.2 Threads
....67.2.1 Java
....67.2.2 Synchronisierung
..67.3 COACH
....67.3.1 Kaskadenregler
....67.3.2 Zeitebene1
....67.3.3 Zeitebene2
....67.3.4 Zeitebene3
....67.3.5 Puck
....67.3.6 Puckschwarm
..67.4 RTAIlab
....67.4.1 Slax
....67.4.1 USB_Stick
....67.4.2 Sinus
..67.5 Semaphor
....67.5.1 Laufkatze
....67.5.2 Java
....67.5.3 Semaphor
..67.6 Audio
....67.6.1 wav
....67.6.2 Linux
..67.7 Lookup
....67.7.1 Fuzzy
....67.7.2 PWM
..67.8 NeuronaleNetze
....67.8.1 Neuron
....67.8.2 Backpropagation
....67.8.3 Umsetzung
....67.8.4 Winkelerkennung
..67.9 Internetprogrammierung
....67.9.1 Codegenerierung
....67.9.2 PHP_Programmierung
....67.9.3 PHP_OOP
....67.9.4 Java
....67.9.5 UDP
..67.10 DFT
..67.11 FFT
..67.12 Zustandsmaschine
..67.13 Fuzzy
....67.13.1 Fuzzylogik
....67.13.2 FuzzyRegler
....67.13.3 Uebung9
....67.13.5 Softwareentwicklung
......67.13.5.1 AgileSoftwareentwicklung
......67.13.5.2 FuzzyRegler
......67.13.5.3 Uebung
....67.13.6 Umsetzung
......67.13.6.1 FuzzyRegler
......67.13.6.2 Simulation
......67.13.6.3 Optimierung
......67.13.6.4 Uebung
....67.13.7 Haengependel
......67.13.7.1 Haengependel
......67.13.7.2 Simulation
......67.13.7.3 FuzzyRegler
......67.13.7.4 Optimierer
......67.13.7.5 Genetisch
....67.13.8 Information
....67.13.9 Energie

5 I2C - Inter IC-Bus mit dem ATmega32

Allgemeines

  • Bei den AVR Mikrocontrollern wird die I2C-Schnittstelle als TWI-Schnittstelle bezeichnet (Two-Wire serial Interface).
  • Diese Schnittstelle dient vor allem dazu nahe beieinander liegende (Dezimeterbereich) Komponenten einer Baugruppe miteinander zu verbinden.
  • Sie ist relativ langsam (maximale Taktrate 100kHz), dafür benötigt sie nur zwei Leitungen.
  • Dies ermöglicht einerseits einen unkomplizierten Aufbau.
  • Zum anderen werden wenige andere Pins an den Mikrocontrollern okkupiert.

Anwendungsbereiche

  • Viele fertige Baugruppen, insbesondere Sensoren und Anzeigelemente werden heute mit I2C-Bus angeboten.
  • Oft liefern diese im Falle von Sensoren eine höhere Auflösung als z.B. ein parallel verfügbarer PWM-Ausgang.
  • Aber auch um Rechenleistung und verfügbare interne Peripherie zu vergrößern, können auch mehrere Mikrocontroller miteinander verbunden werden.

Anschluß der Busteilnehmer

  • Die Baugruppen werden parallel an den Bus angeschlossen.
  • Es sollten Abschlußwiderstände an den beiden Leitungen SDA (Daten) und SCL (Takt) gegen +5V von 4,7kΩ angeschlossen werden.
  • Alternativ zu Abschlußwiderständen könnten auch die internen Pullup-Widerstände der Mikrocontroller aktiviert werden.
  • Bei Verbindung zweier ATmega32 sähe die Anordnung folgendermaßen aus:
Testanordnung: I2C-Verbindung dreier ATmega32.

Bild 5-1: Testanordnung: I2C-Verbindung dreier ATmega32.

  • Die obige Testanordnung sieht für jeden Baustein noch zwei Taster und LEDs vor, um kleine Versuche zur Datenübertragung zwischen den Bausteinen auslösen und anzeigen zu können.

I2C Protokoll

  • Bei I2C hat immer genau ein Master Teilnehmer die Kontrolle über den Bus.
  • Er spricht die angeschlossenen Client-Teilnehmer über deren Adressen an mit der Zusatzinformation, ob sie an den Master Daten senden sollen, oder vom Master Daten empfangen sollen.
  • Der die Bytes empfangende Part muß mit einem ACK-Signal (Acknowledge) den Empfang quittieren.
  • Die SCL-Leitung dient dazu den Takt für die über die SDL-Leitung übertragenen Daten vorzugeben.
  • Änderungen an den Pegeln der Datenleitung SDA sind nur während der Low-Phasen der Taktleitung erlaubt.
  • Vor und nach einer Anforderung des Masters und der Kommunikation mit einem Client, sind SCL und SDA im Zustand HIGH.
  • Es werden bei I2C vier Modi unterschieden:
  • MT - Master Transmitter
  • MR - Master Receiver
  • ST - Slave Transmitter
  • SR - Slave Receiver
  • Die im Slave-Modus arbeitenden Komponenten müssen Adressen erhalten, um von dem Master angesprochen werden zu können.
  • Dabei ist die Adresse 0 ausgenommen, sie ist reserviert für den "General Call", bei dem eine Nachricht an alle Busteilnehmer geschickt wird, die den GC erlaubt haben.

Beteiligte Register beim ATmega32

Registerbezeichnung Bedeutung Beschreibung
TWCR TWI Control Register Auslösen der verschiedenen Bus-Aktionen
TWAR TWI Slave Adress Register Festlegung der Slave-Adresse des betreffenden Bausteins
TWDR TWI Daten Register Register für die zu sendenden Daten, sowie Ort, in dem empfangene Daten gespeichert werden.
TWSR TWI Status Register Informationsregister über Fortgang und Funktionieren der Übertragung, sowie Festlegen der Taktvorteilung.
TWBR TWI Bitrate Register Enthält die Vorteilung der Taktfrequenz für die Datenübertragung.

Tabelle 5-1: Beteiligte Register beim ATmega32

  • Im C oder C++ - Programm kann die bitweise Datenübertragungsfrequenz folgendermaßen eingestellt werden:
Bestimmung der bitweisen Datenübertragungsfrequenz.

Bild 5-2: Bestimmung der bitweisen Datenübertragungsfrequenz.

  • Dabei wird TWPS automatisch in die unteren beiden Bits des Status-Registers übertragen, kann also nur 0,1,2 oder 3 sein.
  • TWBR sollte laut Datenblatt auf 10 oder höher eingestellt werden, wenn der Baustein als Master arbeiten soll.
  • TWBR kann Werte zwischen 0 und 255 annehmen.
  • Bei einer Quarztaktfrequenz von 9,216MHz erreicht man für TWBR = 48 und TWPS = 1 eine Übertragungsrate von 23040 Bits pro Sekunde.
  • Diese Rate liegt weit unter der maximalen von 100kHz und wird hier zunächst verwendet.

Beispielprogramme - Konzept

  • Da SCL und SDA auf PC0 und PC1 von PORTC liegen, kann die Anzeige der Testboards nicht verwendet werden.
  • Ersatzweise werden bei zwei Boards jeweils zwei LEDs an PB2 und PB3 angeschlossen.
  • Das erste Board wird als TWI-Master konfiguriert, das zweite als Slave.
  • Vier Testprogramme sollen entwickelt werden:
  1. Mit Taster PB0 ausgelöst ein Byte vom Master an den Slave senden, wobei mit Taster PB1 die zu sendende Zahl eingestellt wird (0..3, da nur zwei LEDs zur Anzeige vorhanden sind).
  2. Wie 1. aber zwei Byte übertragen.
  3. Mit Taster PB0 beim Master veranlassen, dass der Slave ein Byte an den Master sendet. Beim Slave wird mit Taster PB1 auf dem Slave die zu sendende Zahl eingestellt.
  4. Wie 3. aber zwei Byte übertragen.
Einzelheiten bei der Benutzung der TWI-Schnittstelle beim ATmega32
  • Diese Testprogramme werden in den folgenden Unterkapiteln dargestellt.
  • Zusammenfassend ist noch folgendes bei der Verwendung des TWI-Busses zu berücksichtigen:

Status-Register TWSR

  • Im Status-Register TWSR kann Erfolg und Mißerfolg jeder Aktion, die auf dem Bus läuft abgelesen werden.
  • Auf diese Möglichkeit wird, um die Programme einfach zu halten, bei den folgenden Programmen verzichtet.
  • Ein Beispiel, wie das TWSR zur Feststellung von Übertragungsfehlern eingesetzt werden kann, findet sich im Datenblatt der Firma Atmel für den ATmega32.
  • Sobald ein Slave sowohl Daten empfagen, als auch liefern soll, kommt man aber um die Verwendung des Statusregisters nicht herum, da hier abgelesen werden kann, ob die Anfrage eines Masters eine Lese- oder Schreibanfrage ist.

Adressregister TWAR

  • Im Gegensatz zum SPI-Bus benötigt der I2C-Bus auch bei mehreren Clients nur zwei Leitungen, da die Adresse des anzusprechenden Slaves vom Master über den Bus gesendet wird.
  • Achtung: Die Adresse eines Slaves, die bei diesem im Register TWAR eingestellt wird, wird dort um ein Bit nach links geshiftet gespeichert.
  • Achtung: Ebenso um ein Bit geshiftet wird im Datenregister des Masters die Slaveadresse gespeichert und im ersten Bit die Information darüber, ob der Master Daten an den Slave sendet (0) oder vom Slave empfängt (1).

Acknowledge

  • Bei Übertragung mehrerer Bytes quittiert der empfangende Part bei der Kommunikation in der Regel den Empfang eines Bytes mit einer Acknowledge-Nachricht.
Abfolge der Bus-Aktivitäten bei den Beispielprogrammen
  • Zu Beginn der folgenden Beispiele ist jeweils der Ablauf der Kommunikation dargestellt.
  • Die Projekte zu den nachfolgenden Quelltexten sind in folgendem .zip-File zusammengefaßt:
i2c_einfuehrung.zip - AVR-Studio-Projekte zu den folgenden Beispielen mit I2C-Kommunikation.